

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5826968号
(P5826968)

(45) 発行日 平成27年12月2日(2015.12.2)

(24) 登録日 平成27年10月23日(2015.10.23)

(51) Int.Cl.		F 1			
A 6 1 B	1/04	(2006.01)	A 6 1 B	1/04	3 7 2
H O 4 N	5/357	(2011.01)	H O 4 N	5/335	5 7 0
H O 4 N	5/374	(2011.01)	H O 4 N	5/335	7 4 0

請求項の数 6 (全 20 頁)

(21) 出願番号	特願2015-509225 (P2015-509225)	(73) 特許権者	000000376
(86) (22) 出願日	平成26年3月31日(2014.3.31)		オリンパス株式会社
(86) 国際出願番号	PCT/JP2014/059455		東京都渋谷区幡ヶ谷2丁目4番2号
(87) 国際公開番号	W02014/175005	(74) 代理人	100089118
(87) 国際公開日	平成26年10月30日(2014.10.30)		弁理士 酒井 宏明
審査請求日	平成27年2月16日(2015.2.16)	(72) 発明者	赤羽 奈々
(31) 優先権主張番号	特願2013-92394 (P2013-92394)		東京都渋谷区幡ヶ谷2丁目4番2号 オリンパスメディカルシステムズ株式会社内
(32) 優先日	平成25年4月25日(2013.4.25)	(72) 発明者	小野 誠
(33) 優先権主張国	日本国(JP)		東京都渋谷区幡ヶ谷2丁目4番2号 オリンパスメディカルシステムズ株式会社内
早期審査対象出願		(72) 発明者	西脇 隆浩
			東京都渋谷区幡ヶ谷2丁目4番2号 オリンパスメディカルシステムズ株式会社内

最終頁に続く

(54) 【発明の名称】 撮像素子、撮像装置、内視鏡および内視鏡システム

(57) 【特許請求の範囲】

【請求項1】

二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、

前記複数の画素の配置における列ごとに設けられ、前記撮像信号を転送する第1の垂直転送線と、

前記第1の垂直転送線とは別に設けられる第2の垂直転送線と、

少なくとも、列黒基準信号用の第1の基準電圧と、行黒基準信号用の第2の基準電圧と、位相調整用の第3の基準電圧と、を生成する基準電圧生成部と、

前記画素が撮像信号を出力していない期間に、前記第3の基準電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成部と、

前記第1の垂直転送線に接続される第1のソースフォロアトランジスタと、前記第1のソースフォロアトランジスタのゲートに前記基準電圧生成部の出力電圧を供給する第1のリセットトランジスタとからなり、前記第1の基準電圧に応じた列黒基準信号を生成して前記第1の垂直転送線に出力する第1の基準信号生成部と、

前記第2の垂直転送線に接続される第2のソースフォロアトランジスタと、前記第2のソースフォロアトランジスタのゲートに前記第2の基準電圧を供給する第2のリセットトランジスタとからなり、前記第2の基準電圧に応じた行黒基準信号を生成して前記第2の垂直転送線に出力する第2の基準信号生成部と、

前記撮像信号の転送ブランキング期間中に、前記位相調整用信号と、前記行黒基準信号

と、前記列黒基準信号とを外部に送信するように、前記位相調整用信号生成部と、第1の基準信号生成部と、第2の基準信号生成部とを駆動するタイミング生成部と、を備えることを特徴とする撮像素子。

【請求項2】

前記タイミング生成部は、さらに、前記撮像信号の水平ブランキング期間後で、前記複数の画素の配置における各列の前記撮像信号の外部への送信を開始する前に、前記行黒基準信号を外部に送信することを特徴とする請求項1に記載の撮像素子。

【請求項3】

前記タイミング生成部は、さらに、前記複数の画素の配置における各列の前記撮像信号の外部への送信を終了した後で、前記撮像信号の水平ブランキング期間前に、前記位相調整用信号を外部に送信することを特徴とする請求項1に記載の撮像素子。

10

【請求項4】

請求項1に記載の撮像素子を備えることを特徴とする撮像装置。

【請求項5】

請求項4に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。

【請求項6】

請求項5に記載の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする内視鏡システム。

【発明の詳細な説明】

【技術分野】

20

【0001】

本発明は、撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法に関する。

【背景技術】

【0002】

CMOS (Complementary Metal-Oxide Semiconductor) 撮像素子を有する撮像装置においては、ブランキング期間と撮像信号期間とで消費電力が異なる。そのため、撮像信号期間の初期において消費電力の変動による電源電圧の変動が発生し、画像歪みが生じる。

【0003】

30

このような消費電力の変動を抑制するために、消費電力が低下する期間に電流を流す回路を設けることが提案されている(例えば、特許文献1参照)。特許文献1に記載の技術では、水平転送回路の負荷電流が所定の閾値以下に減少するブランキング期間に、当該負荷電流の減少分を相殺する負荷電流を、水平転送回路と共通の電源で動作する負荷回路が供給するようにしている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2008-117304号公報

【発明の概要】

40

【発明が解決しようとする課題】

【0005】

特許文献1に記載の技術では、負荷回路を設けて、撮像素子の消費電力が低下する期間に電流を流すようにしているため、チップの発熱が大きくなり、暗時の画質が劣化してしまう。そのため、負荷回路を設ける従来技術は、放熱が困難な内視鏡用途には不向きである。

【0006】

本発明は、上記に鑑みてなされたものであって、電源電圧の安定化を図り、画質の劣化を抑制させることができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することを目的とする。

50

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本発明による撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、基準電圧を生成する基準電圧生成部と、前記画素が撮像信号を出力していない期間に、前記基準電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成部と、を備えることを特徴とする。

【0008】

本発明に係る撮像素子は、上記発明において、前記所定電圧に応じて、前記撮像信号の補正処理に用いられる基準信号を生成して出力する基準信号生成部をさらに備えることを特徴とする。

10

【0009】

本発明に係る撮像素子は、上記発明において、前記基準信号生成部を、前記複数の画素の配置における列毎に備えることを特徴とする。

【0010】

本発明に係る撮像素子は、上記発明において、前記複数の画素の配置における列とは別に、前記基準信号生成部のみを有する列を設け、前記複数の画素の配置における行毎に、所定回数前記基準信号を生成して出力することを特徴とする。

【0011】

本発明に係る撮像装置は、上記発明の撮像素子を備えることを特徴とする。

20

【0012】

本発明に係る内視鏡は、上記発明の撮像装置を、挿入部の先端側に備えることを特徴とする。

【0013】

本発明に係る内視鏡システムは、上記発明の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする。

【0014】

本発明にかかる撮像素子の駆動方法は、受光量に応じた撮像信号を生成して出力する撮像素子の駆動方法であって、所定電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成ステップと、前記位相調整用信号生成ステップの後に、受光量に応じた撮像信号を生成して出力する撮像信号出力ステップと、を備えることを特徴とする。

30

【発明の効果】

【0015】

本発明によれば、電源電圧の安定化を図り、画質の劣化を抑制させることができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することができる。

【図面の簡単な説明】

【0016】

【図1】図1は、本発明の実施の形態による内視鏡システムの全体構成を模式的に示す図である。

40

【図2】図2は、本発明の実施の形態による内視鏡システムの要部の機能を表すブロック図である。

【図3】図3は、図2に示す第1チップの詳細な構成を示すブロック図である。

【図4】図4は、本発明の実施の形態による内視鏡システムの第1チップの構成を示す回路図である。

【図5A】図5Aは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。

【図5B】図5Bは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。

50

【図5C】図5Cは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。

【図6】図6は、本発明の実施の形態による撮像装置の駆動タイミングを表すタイミングチャートである。

【図7】図7は、本発明の実施の形態による信号出力フォーマットを表す概念図である。

【発明を実施するための形態】

【0017】

以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

10

【0018】

（実施の形態）

図1は、本発明の実施の形態1による内視鏡システムの全体構成を模式的に示す図である。同図に示す内視鏡システム1は、内視鏡2と、伝送ケーブル3と、コネクタ部5と、プロセッサ（制御装置）6と、表示装置7と、光源装置8と、を備える。内視鏡2は、伝送ケーブル3の一部である挿入部を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号を出力する。伝送ケーブル3は、内視鏡2とコネクタ部5を接続する。コネクタ部5は、内視鏡2、プロセッサ6及び光源装置8に接続され、接続された内視鏡2が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（A/D変換）して画像信号として出力する。プロセッサ6は、コネクタ部5から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム1全体を制御する。表示装置7は、プロセッサ6が処理を施した画像信号を表示する。光源装置8は、例えば、白色LEDを用いて構成される。光源装置8が点灯するパルス状の白色光は、コネクタ部5、伝送ケーブル3を経由して内視鏡2の挿入部の先端側から被写体へ向けて照射する照明光となる。

20

【0019】

内視鏡2は、伝送ケーブル3の一端側であり、被検体の体腔内に挿入される挿入部の先端側に、体内画像の撮像を行う撮像部（撮像装置）20が設けられ、挿入部の基端側に、内視鏡2に対する各種操作を受け付ける操作部4が接続される。撮像部20は、伝送ケーブル3により、操作部4を介して、コネクタ部5に接続される。撮像部20が撮像した画像の撮像信号は、例えば、数mの長さを有する伝送ケーブル3を通り、コネクタ部5に出力される。

30

【0020】

図2は、本発明の実施の形態1による内視鏡システムの要部の機能を表すブロック図である。図2を参照して、内視鏡システム1の各構成の詳細及び内視鏡システム1内の電気信号の経路を説明する。

【0021】

撮像部20は、受光部23を有する第1チップ（撮像素子）21と、バッファ27を有する第2チップ22とを含む。第1チップ21と第2チップ22は相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第1チップ21と第2チップ22は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように配置したりしてもよい。

40

【0022】

撮像部20の第1チップ21は、複数の単位画素が行列方向に二次元マトリクス状に配置される受光部23と、受光部23で光電変換された撮像信号を読み出す読み出し部24と、コネクタ部5から送出される基準クロック信号及び同期信号に基づきタイミング信号

50

を生成して読み出し部 24 に供給するタイミング生成部 25 と、撮像信号を第 2 チップ 22 に出力するバッファ (マルチプレクサ) 26 と、を含む。なお、第 1 チップ 21 のより詳細な構成については、図 3 を参照して後に詳述する。

【0023】

撮像部 20 の第 2 チップ 22 は、伝送ケーブル 3 及びコネクタ部 5 を介して、第 1 チップ 21 から出力される撮像信号の交流成分のみをプロセッサ 6 へ送信する送信部として機能するバッファ 27 を含む。なお、第 1 チップ 21 と第 2 チップ 22 に搭載される回路の組み合わせは設計の都合に合わせて適宜変更可能である。

【0024】

また、撮像部 20 は、伝送ケーブル 3 を介して、プロセッサ 6 内の電源部 61 で生成された電源電圧 (VDD) をグラウンド (GND) とともに受け取る。撮像部 20 に供給された電源電圧 (VDD) とグラウンド (GND) の間には、電源安定用のコンデンサ C1 が設けられる。

【0025】

撮像部 20 は、位相調整用信号と、黒基準信号と、撮像信号とを、伝送ケーブル 3 を介して、コネクタ部 5 に伝送する。

【0026】

コネクタ部 5 は、アナログ・フロント・エンド (AFE) 部 51 と、撮像信号処理部 52 と、駆動信号生成部 53 と、ゲート 54 と、PLL 回路 55 と、を含む。コネクタ部 5 は、内視鏡 2 (撮像部 20) とプロセッサ 6 とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部 5 と撮像部 20 とは伝送ケーブル 3 で接続され、コネクタ部 5 とプロセッサ 6 とは、例えば、コイルケーブルにより接続される。また、コネクタ部 5 は、光源装置 8 にも接続されている。

【0027】

AFE 部 51 は、撮像部 20 から伝送される撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分を取り出し、分圧抵抗で動作点を決定する。その後、AFE 部 51 は、アナログ撮像信号を、アナログデジタル (A/D) 変換して、デジタル撮像信号として、撮像信号処理部 52 に送出する。

【0028】

撮像信号処理部 52 は、例えば、FPGA (Field Programmable Gate Array) により構成され、AFE 部 51 から入力されるデジタル撮像信号に対して、縦ライン除去、ノイズ除去、同相ノイズ除去等の所定の信号処理を行う。

【0029】

駆動信号生成部 53 は、プロセッサ 6 から供給され、内視鏡 2 の各構成部の動作の基準となる基準クロック信号 (例えば、27MHz のクロック) に基づき、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル 3 を介して、言い換えれば伝送ケーブル 3 の一部である挿入部を介して、撮像部 20 のタイミング生成部 25 に出力する。ここで生成される同期信号は、水平同期信号と垂直同期信号を含む。

【0030】

ゲート 54 は、撮像部 20 から位相調整用信号が伝送される期間に開かれ、位相調整用信号は PLL 回路 55 に入力される。PLL 回路 55 では、位相調整用信号と、撮像信号期間における撮像信号をサンプリングするサンプリングパルスとを比較して、AFE 部 51 における撮像信号のサンプリング位相を制御する。

【0031】

プロセッサ 6 は、電源部 61 と、画像信号処理部 62 と、クロック生成部 63 と、を含んで構成され、内視鏡システム 1 の全体を制御する制御装置である。電源部 61 は、電源電圧 (VDD) を生成し、この生成した電源電圧をグラウンド (GND) とともに、コネクタ部 5 及び伝送ケーブル 3 を介して、撮像部 20 に供給する。画像信号処理部 62 は、撮像信号処理部 52 でノイズ除去等の信号処理が施されたデジタル撮像信号に対して、所

10

20

30

40

50

定の画像処理を行い、画像信号に変換し、表示装置 7 に出力する。クロック生成部 6 3 は、駆動信号生成部 5 3 に基準クロック信号を出力する。

【 0 0 3 2 】

表示装置 7 は画像信号に基づき、撮像部 2 0 が撮像した画像を表示する。画像信号処理部 6 2 における画像処理は、例えば、同時化处理、ホワイトバランス (WB) 調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ (D/A) 変換処理、フォーマット変換処理等である。

【 0 0 3 3 】

図 3 は、図 2 に示す第 1 チップの詳細な構成を示すブロック図である。図 4 は、実施の形態 1 による内視鏡システムの第 1 チップの構成を示す回路図である。第 1 チップ 2 1 には、例えば、受光部 2 3 と、読み出し部 (駆動部) 2 4 と、タイミング生成部 2 5 と、マルチプレクサ 2 6 と、ヒステリシス回路 2 8 と、位相調整用信号生成部 2 9 とが搭載される。

10

【 0 0 3 4 】

読み出し部 2 4 は、垂直走査部 (行選択部) 2 4 1 と、電流源 2 4 2 と、ノイズ除去部 2 4 3 と、水平走査部 (列選択部) 2 4 5 と、基準電圧生成部 2 4 6 と、基準信号生成部 2 4 7, 2 4 8 と、を含む。

【 0 0 3 5 】

タイミング生成部 2 5 は、ヒステリシス回路 2 8 で整形された基準クロック信号及び同期信号に基づき、各種駆動信号を生成し、位相調整用信号生成部 2 9、垂直走査部 2 4 1、ノイズ除去部 2 4 3、水平走査部 2 4 5、基準電圧生成部 2 4 6、基準信号生成部 2 4 7, 2 4 8、マルチプレクサ 2 6, 2 4 9 に供給する。

20

【 0 0 3 6 】

ヒステリシス回路 2 8 は、伝送ケーブル 3 により長距離伝送された基準クロック信号及び同期信号の波形整形を行う。ヒステリシス回路 2 8 で波形整形された基準クロック信号及び同期信号は、タイミング生成部 2 5 に入力される。

【 0 0 3 7 】

位相調整用信号生成部 2 9 は、コネクタ部 5 で位相調整に用いられる位相調整用信号を生成して出力する。なお、位相調整用信号生成部 2 9 の詳細は後述する。

【 0 0 3 8 】

30

垂直走査部 2 4 1 は、タイミング生成部 2 5 から供給される駆動信号 (T、 R 等) に基づき、受光部 2 3 の選択された行 $\langle M \rangle$ ($M = 0, 1, 2, \dots, m - 1, m$) に行選択パルス $T \langle M \rangle$ 及び $R \langle M \rangle$ を印加して、受光部 2 3 の各単位画素 2 3 0 を電流源 2 4 2 で駆動し、撮像信号及び画素リセット時のノイズ信号を垂直転送線 (第 1 の転送線) 2 3 9 に転送し、ノイズ除去部 2 4 3 に出力する。

【 0 0 3 9 】

ノイズ除去部 2 4 3 は、各単位画素 2 3 0 ごとの出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素 2 3 0 で光電変換された撮像信号を出力する。なお、ノイズ除去部 2 4 3 の詳細は後述する。

【 0 0 4 0 】

40

水平走査部 2 4 5 は、タイミング生成部 2 5 から供給される駆動信号 (HCLK) に基づき、受光部 2 3 の選択された列 $\langle N \rangle$ ($N = 0, 1, 2, \dots, n - 1, n$) に列選択パルス $HCLK \langle N \rangle$ を印加し、各単位画素 2 3 0 で光電変換された撮像信号をノイズ除去部 2 4 3 を介して、水平転送線 (第 2 の転送線) 2 5 8 に転送し、サンプルホールド部 2 5 5 に出力する。

【 0 0 4 1 】

第 1 チップ 2 1 の受光部 2 3 には、多数の単位画素 (光電変換部) 2 3 0 が二次元マトリクス状に配列される。各単位画素 2 3 0 は、光電変換素子 (フォトダイオード) 2 3 1 と、電荷変換部 2 3 3 と、転送トランジスタ (第 1 の転送部) 2 3 4 と、画素リセット部 (トランジスタ) 2 3 6 と、画素ソースフォロアトランジスタ 2 3 7 と、を含む。なお、

50

本明細書では、1又は複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部233に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには1又は複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素230には、1つの単位セルが含まれる。

【0042】

光電変換素子231は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子231のカソード側は、転送トランジスタ234の一端側に接続され、アノード側はグラウンドGNDに接続される。電荷変換部233は、浮遊拡散容量(FD)からなり、光電変換素子231で蓄積された電荷を電圧に変換する。

【0043】

転送トランジスタ234は、光電変換素子231から電荷変換部233に電荷を転送する。転送トランジスタ234のゲートには、駆動パルス(行選択パルス)Tが供給される信号線が接続され、他端側は電荷変換部233に接続される。垂直走査部241から信号線を介して駆動信号Tが供給されると、転送トランジスタ234がオン状態となり、光電変換素子231から電荷変換部233に信号電荷が転送される。

【0044】

画素リセット部(トランジスタ)236は、電荷変換部233を所定電位にリセットする。画素リセット部236は、一端側が可変電圧VRに接続され、他端側が電荷変換部233に接続され、ゲートには駆動信号Rが供給される信号線が接続される。垂直走査部241から信号線を介して駆動信号Rが供給されると、画素リセット部236がオン状態となり、電荷変換部233に蓄積された信号電荷が放出されて、電荷変換部233が所定電位にリセットされる。

【0045】

画素ソースフォロアトランジスタ(画素増幅部)237は、一端側が可変電圧VRに接続され、他端側が垂直転送線239に接続される。ゲートには電荷変換部233で電圧変換された信号(撮像信号又はリセット時の信号)が入力される。後述する選択動作の後に、転送トランジスタ234のゲートに駆動信号Tが供給されると、光電変換素子231から電荷が読み出され、電荷変換部233にて電圧変換された後に、画素ソースフォロアトランジスタ237を介して、垂直転送線239に転送される。

【0046】

本実施の形態では、可変電圧VRが電源電圧VDDレベル(例えば、3.3V)の時に画素リセット部236のゲートに駆動信号Rが供給されると、画素ソースフォロアトランジスタ237がオン状態となり、当該画素リセット部236を含む単位画素が選択される(選択動作)。また、可変電圧VRが非選択用電圧Vfd_Lレベル(例えば、1V)の時に画素リセット部236のゲートに駆動信号Rが供給されると、画素ソースフォロアトランジスタ237がオフ状態となり、当該画素リセット部236を含む単位画素の選択が解除される(非選択動作)。

【0047】

基準信号生成部247は、単位画素230の列毎に、各単位画素230と等ピッチで設けられ、基準信号生成用リセット部(トランジスタ)236aと、基準信号生成用ソースフォロアトランジスタ237aと、を含む。すなわち、単位画素230から光電変換素子(フォトダイオード)231と、電荷変換部233と、転送トランジスタ(第1の転送部)234と、を省略した構成である。

【0048】

基準信号生成用リセット部236aは、基準信号生成用ソースフォロアトランジスタ237aのゲートを所定電位に固定する。基準信号生成用リセット部236aは、一端側がマルチプレクサ249に接続され、他端側が基準信号生成用ソースフォロアトランジスタ237aのゲートに接続され、ゲートには駆動信号Rdmyが供給される信号線が接続される。

【0049】

マルチプレクサ 249 は、タイミング生成部 25 から供給される駆動信号 (VFD) にしたがって、基準電圧生成部 246 (図 5 A に示す基準電圧生成部 246 a 及び図 5 B に示す基準電圧生成部 246 b) から供給される基準信号用電圧 V_{fd_H} 又は非選択用電圧 V_{fd_L} を交互に可変電圧 V_{Rdmy} として出力する。

【 0050 】

基準信号生成用リセット部 236 a のゲートに、タイミング生成部 25 から信号線を介して駆動信号 $Rdmy$ が供給されると、基準信号生成用リセット部 236 a がオン状態となり、基準信号生成用ソースフォロアトランジスタ 237 a のゲートが所定電位 ($V_{Rdmy} : V_{fd_H}$ 又は V_{fd_L}) に固定される。

【 0051 】

基準信号生成用ソースフォロアトランジスタ 237 a は、一端側が基準電圧生成部 246 (図 5 A に示す基準電圧生成部 246 a) から供給される可変電圧 V_R に接続され、他端側が垂直転送線 239 に接続される。ゲートには基準信号用電圧 V_{fd_H} 又は非選択用電圧 V_{fd_L} が入力される。後述する選択動作が行われると、基準信号用電圧 V_{fd_H} に応じた信号 (第 1 の基準信号又は列黒基準信号) が、基準信号生成用ソースフォロアトランジスタ 237 a を介して、垂直転送線 239 に転送される。

【 0052 】

通常の単位画素 230 と同様に、本実施の形態では、可変電圧 V_R が電源電圧 V_{DD} レベル (例えば、3.3 V) かつ V_{Rdmy} が V_{fd_H} (例えば、2 V) の時に基準信号生成用リセット部 236 a のゲートに駆動信号 $Rdmy$ が供給されると、基準信号生成用ソースフォロアトランジスタ 237 a がオン状態となり、当該基準信号生成用リセット部 236 a を含む基準信号生成部 247 が選択される (選択動作) 。また、可変電圧 V_R が非選択用電圧 V_{fd_L} レベル (例えば、1 V) かつ V_{Rdmy} が V_{fd_L} (例えば、1 V) の時に基準信号生成用リセット部 236 a のゲートに駆動信号 $Rdmy$ が供給されると、基準信号生成用ソースフォロアトランジスタ 237 a がオフ状態となり、当該基準信号生成用リセット部 236 a を含む基準信号生成部 247 の選択が解除される (非選択動作) 。

【 0053 】

基準信号生成部 248 は、単位画素 230 の列とは別に、専用の垂直転送線 239 a に接続される。基準信号生成部 248 は、基準信号生成用リセット部 (トランジスタ) 236 b と、基準信号生成用ソースフォロアトランジスタ 237 b と、を含む。すなわち、単位画素 230 から光電変換素子 (フォトダイオード) 231 と、電荷変換部 233 と、転送トランジスタ (第 1 の転送部) 234 と、を省略した構成である。

【 0054 】

基準信号生成用リセット部 236 b は、基準信号生成用ソースフォロアトランジスタ 237 b のゲートを所定電位に固定する。基準信号生成用リセット部 236 b は、一端側が図 5 B に示す基準電圧生成部 246 b から供給される基準信号用電圧 V_{fd_H} に接続され、他端側が基準信号生成用ソースフォロアトランジスタ 237 b のゲートに接続され、ゲートには電源電圧 V_{DD} が供給される信号線が接続される。基準信号生成用リセット部 236 b のゲートには電源電圧 V_{DD} が供給される信号線が接続されているため、基準信号生成用リセット部 236 b は常に基準信号生成用ソースフォロアトランジスタ 237 b のゲートを V_{fd_H} 電位に固定している。

【 0055 】

基準信号生成用ソースフォロアトランジスタ 237 b は、一端側が V_{DD} に接続され、他端側が垂直転送線 239 a に接続される。ゲートには基準信号用電圧 V_{fd_H} が入力される。常時、基準信号用電圧 V_{fd_H} に応じた信号 (第 2 の基準信号又は行黒基準信号) が、基準信号生成用ソースフォロアトランジスタ 237 b を介して、垂直転送線 239 a に転送される。

【 0056 】

基準信号生成部 248 専用の垂直転送線 239 a は、複数行の単位画素 230 が接続さ

10

20

30

40

50

れる代わりに、基準信号生成部 248 が接続されていること以外は、通常の垂直転送線 239 と同様である。すなわち、垂直転送線 239a で転送される黒基準信号は、垂直転送線 239 で転送される撮像信号と同様にノイズ除去部 243 に入力される。

【0057】

電流源 242 は、一端側が垂直転送線 239 に接続され、他端側がグラウンド GND に接続され、ゲートにはバイアス電圧 V_{bias1} が印加される。単位画素 230 及び基準信号生成部 247 を電流源 242 で駆動し、単位画素 230 の出力（撮像信号）及び基準信号生成部 247 の出力（黒基準信号）を垂直転送線 239 へ読み出す。垂直転送線 239 へ読み出された信号（撮像信号及び黒基準信号）は、ノイズ除去部 243 に入力される。

10

【0058】

ノイズ除去部 243 は、転送容量（AC 結合コンデンサ）252 と、クランプスイッチ（トランジスタ）253 と、を含む。転送容量 252 は、一端側が垂直転送線 239 に接続され、他端側が列ソースフォロアトランジスタ 244 に接続される。クランプスイッチ 253 は、一端側が基準電圧生成部 246（図 5B に示す基準電圧生成部 246b）からクランプ電圧 V_{clp} が供給される信号線に接続される。クランプスイッチ 253 の他端側は、転送容量 252 と列ソースフォロアトランジスタ 244 間に接続され、ゲートには、タイミング生成部 25 から駆動信号 V_{CL} が入力される。ノイズ除去部 243 に入力される撮像信号はノイズ成分を含む。

【0059】

タイミング生成部 25 から、駆動信号 V_{CL} がクランプスイッチ 253 のゲートに入力されると、クランプスイッチ 253 がオン状態となり、転送容量 252 は、基準電圧生成部 246 から供給されるクランプ電圧 V_{clp} によりリセットされる。黒基準信号及びノイズ除去部 243 でノイズ除去された撮像信号は、列ソースフォロアトランジスタ 244 のゲートに入力される。

20

【0060】

ノイズ除去部 243 は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（AC 結合コンデンサ）252 の容量は、列ソースフォロアトランジスタ 244 の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部 243 は、サンプリング容量の無い分、第 1 チップ 21 における占有面積を小さくすることができる。

30

【0061】

列ソースフォロアトランジスタ 244 の一端側は、電源電圧（ V_{DD} ）に接続され、他端側は列選択スイッチ（第 2 の転送部）254 の一端側に接続され、ゲートにはノイズ除去部 243 を介して撮像信号及び黒基準信号が入力される。列選択スイッチ 254 の一端側は、列ソースフォロアトランジスタ 244 の他端側に接続され、他端側は水平転送線（第 2 の転送線）258 に接続される。

【0062】

水平リセットトランジスタ 256 の一端側は水平リセット電圧 V_{clr} に接続され、他端側は水平転送線 258 に接続される。水平リセットトランジスタ 256 のゲートには、タイミング生成部 25 から駆動信号 H_{CLR} が入力される。タイミング生成部 25 から駆動信号 H_{CLR} が水平リセットトランジスタ 256 のゲートに入力されると、水平リセットトランジスタ 256 がオン状態となり、水平転送線 258 がリセットされる。

40

【0063】

列選択スイッチ 254 の一端側は、列ソースフォロアトランジスタ 244 の他端側に接続され、他端側は水平転送線（第 2 の転送線）258 に接続される。列選択スイッチ 254 のゲートには、水平走査部 245 から駆動信号 $H_{CLK < N >}$ を供給するための信号線が接続される。列 $< N >$ の列選択スイッチ 254 のゲートに水平走査部 245 から駆動信号 $H_{CLK < N >}$ が供給されると、列選択スイッチ 254 がオン状態となり、列 $< N >$ の垂直転送線 239 の信号（撮像信号及び黒基準信号）が水平転送線 258 に転送され

50

る。

【0064】

定電流源257は、一端側が水平転送線258に接続され、他端側がグラウンドGNDに接続され、ゲートにはバイアス電圧 V_{bias2} が印加される。定電流源257は列ソースフォロアトランジスタ244を駆動し、撮像信号及び黒基準信号を垂直転送線239から水平転送線258へ読み出す。

【0065】

水平転送線258へ読み出された信号は、サンプルホールド部255に入力される。サンプルホールド部255は、バッファ261と、サンプルホールドスイッチ(トランジスタ)262と、サンプル容量(コンデンサ)263と、オペアンプ264と、を含む。バッファ261の入力には、水平転送線258が接続され、該水平転送線258を介して、黒基準信号、撮像信号及び水平リセット電圧(V_{clr})がバッファ261に入力される。バッファ261の出力は、サンプルホールドスイッチ262の一端側に接続される。サンプルホールドスイッチ262の他端側は、オペアンプ264の入力に接続される。サンプル容量263の一端側は、サンプルホールドスイッチ262の他端側とオペアンプ264の入力とに接続され、他端側はグラウンドGNDに接続される。オペアンプ264の出力は、オペアンプ264に反転入力端子に接続されるとともに、マルチプレクサ26の入力に接続される。サンプルホールド部255は、サンプルホールドスイッチ262がオフ状態になる直前の電圧をサンプル容量263に保持し、サンプルホールドスイッチ262がオフ状態になっている間は、サンプル容量263に保持した電圧を出力する。

【0066】

本実施の形態では、垂直転送線239からのノイズ除去後の撮像信号の読み出しと、水平リセットトランジスタ256による水平転送線258のリセットとを交互に行うことにより、列方向の撮像信号のクロストークを抑制することが可能となる。また、サンプルホールド部255のサンプルホールドスイッチ262を、ノイズ除去後の撮像信号の転送時にオン状態とし、リセット時のノイズ信号の転送時にオフ状態とすることにより、ノイズ除去後の撮像信号のみをオペアンプ264に出力することが可能となる。第1チップ21がサンプルホールド部255を備えることにより、後段の増幅回路の帯域を半分にするるとともに、レンジを抑制することができる。

【0067】

位相調整用信号生成部29は、MOSトランジスタで構成されるスイッチであり、一端が基準電圧生成部246c(図5C)で生成される基準電圧 V_{ref2} を供給する信号線に接続され、他端がサンプルホールドスイッチ262の他端側とサンプル容量263との接続ノードとオペアンプ264の入力との間に接続され、ゲートは駆動信号 V_{REF} が供給される信号線に接続される。位相調整用信号生成部29は、駆動信号 V_{REF} がHighの時、基準電圧生成部246c(図5C)で生成される基準電圧 V_{ref2} を出力する。位相調整用信号生成部29が、位相調整用信号を出力している期間は、サンプルホールドスイッチ262をオフ状態にして、位相調整用信号のみを後段のマルチプレクサ26に入力するようにしている。

【0068】

マルチプレクサ26は、タイミング生成部25から供給される駆動信号($MUXSEL$)により駆動され、サンプルホールド部255から入力される信号(黒基準信号、撮像信号、位相調整用信号)と、基準電圧生成部246b(図5B)で生成される基準電圧 V_{ref1} とを交互に、出力部31に出力する。出力部31は、ノイズ除去された撮像信号と基準電圧 V_{ref1} とを必要に応じて信号増幅して、交互に第2チップ22に出力する。ここで出力される基準電圧 V_{ref1} は、コネクタ部5の撮像信号処理部52等において、撮像信号伝送時の伝送ケーブル3で重畳される同相ノイズ除去のために利用される。

【0069】

第2チップ22では、黒基準信号(第1及び第2の基準信号)、撮像信号及び位相調整用信号を、伝送ケーブル3を介して、コネクタ部5に伝送する。

【 0 0 7 0 】

図 5 A ~ 図 5 C は、実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。

【 0 0 7 1 】

図 5 A に示す基準電圧生成部 2 4 6 a は、2 つの抵抗 2 9 1 及び 2 9 2 からなる抵抗分圧回路と、駆動信号 V R S E L で駆動されるマルチプレクサ 2 9 3 と、を含む。

【 0 0 7 2 】

マルチプレクサ 2 9 3 は、タイミング生成部 2 5 から入力される駆動信号 V R S E L に従い、電源電圧 V D D (例えば、3 . 3 V) と抵抗分圧回路で生成された非選択用電圧 V f d _ L (例えば、1 V) とを交互に切り替えて可変電圧 V R として全画素及び基準信号生成部 2 4 7 に印加する。

10

【 0 0 7 3 】

図 5 B に示す基準電圧生成部 2 4 6 b は、2 つの抵抗 2 9 1 及び 2 9 2 からなる抵抗分圧回路と、駆動信号 V S H で駆動されるスイッチ (トランジスタ) 2 9 4 と、を含む。基準電圧生成部 2 4 6 b は、スイッチ 2 9 4 の駆動により駆動信号 V S H が駆動するタイミングで、電源電圧 V D D から基準信号用電圧 V f d _ H (例えば、2 V) と、ノイズ除去部 2 4 3 のクランプ電圧 V c l p と、基準電圧 V r e f 1 と、を生成する。

【 0 0 7 4 】

基準電圧 V r e f 1 とクランプ電圧 V c l p とが同じ電源から同じタイミングで生成されるため、基準電圧 V r e f 1 は、ノイズ除去部 2 4 3 から出力される撮像信号に対する電源揺らぎの影響を反映する。また、基準電圧 V r e f 1 は、伝送ケーブル 3 での伝送ノイズ情報を伝送中に反映する。したがって、ノイズ除去された撮像信号と基準電圧 V r e f 1 とを交互にコネクタ部 5 に伝送することにより、コネクタ部 5 において、相関二重サンプリング等のノイズ除去処理を行い、伝送中のノイズを除去した撮像信号を得ることができる。

20

【 0 0 7 5 】

図 5 C に示す基準電圧生成部 2 4 6 c は、2 つの抵抗 2 9 1 及び 2 9 2 からなる抵抗分圧回路を含む。基準電圧生成部 2 4 6 c は、電源電圧 V D D から基準電圧 V r e f 2 を生成する。基準電圧 V r e f 2 は、位相調整用信号生成部 2 9 により位相調整用信号として出力される。

30

【 0 0 7 6 】

図 6 は、本発明の実施の形態による撮像装置の駆動タイミングを表すタイミングチャートである。図中、最上段から順に、可変電圧 V R d m y (基準信号用電圧 V f d _ H 及び非選択用電圧 V f d _ L)、駆動信号 R d m y、可変電圧 V R、駆動信号 V S H、駆動信号 R、T、V C L、H d m y、H C L K、H C L R、H S H、V R E F、M U X S E L を示す。

【 0 0 7 7 】

まず、位相調整用信号ラインを出力する。可変電圧 V R d m y が基準信号用電圧 V f d _ H レベル (例えば、2 V) にされるとともに、可変電圧 V R が V D D レベル (例えば、3 . 3 V) にされる。このとき、クランプスイッチ 2 5 3 をオン (V C L が H i g h) からオフ (V C L が L o w) 状態にすることにより、列ソースフォロアトランジスタ 2 4 4 のゲートをクランプ電圧 V c l p の電圧とする。クランプ電圧 V c l p は、V S H の立下りのタイミングで決定し、このタイミングで基準信号用電圧 V f d _ H および基準電圧 V r e f 1 も決定される。なお、R d m y 及び R がオフ (L o w) のままなので、ここで出力されるのは常に選択状態の基準信号生成部 2 4 8 により生成される行黒基準信号である。

40

【 0 0 7 8 】

行黒基準信号をクランプ電圧 V c l p を基準としてサンプリングした後、水平リセットトランジスタ 2 5 6 をオフ (H C L R が L o w) にし、水平転送線 2 5 8 のリセットを解除するとともに、垂直転送線 2 3 9 a の最下流側に設けられる列選択スイッチ 2 5 4 を

50

オン（駆動パルス H_{dmy} が H_{igh} ）にし、サンプルホールドスイッチ 262 をパルス状にオン（駆動パルス H_{SH} を H_{igh} ）することにより、行黒基準信号が水平転送線 258 に転送され、行黒基準信号がサンプル容量 263 にサンプリングされる。その後、マルチプレクサ 26 に L_{ow} レベルの駆動パルス $MUXSEL$ を印加して、サンプル容量 263 にサンプリングされた行黒基準信号を出力部 31 に出力する。この時、マルチプレクサ 26 の駆動パルスと同期して、水平リセットトランジスタ 256 をオン（駆動パルス H_{CLR} が H_{igh} ）にし、水平転送線 258 を再度リセットする。この一連の動作を所定回数（図 6 では 2 回、好ましくは数十回）繰り返すことにより位相調整用信号ラインの先頭に行黒基準信号を付加する。

【0079】

次に、位相調整用信号生成部 29 をオン（駆動パルス V_{REF} が H_{igh} ）し、マルチプレクサ 26 に L_{ow} レベルと H_{igh} レベルの駆動パルス $MUXSEL$ を交互に所定回数（例えば、10 ~ 100 回）印加して、基準電圧 V_{ref1} と位相調整用信号 V_{ref2} とを交互に出力部 31 に出力する。以上により、位相調整用信号ラインが出力される。

【0080】

次に、黒基準信号ラインを出力する。まず、可変電圧 V_{Rdmy} が基準信号用電圧 V_{fd_H} レベル（例えば、2V）にされるとともに、可変電圧 V_R が V_{DD} レベル（例えば、3.3V）にされる。次に、可変電圧 V_R を V_{DD} レベルにしたままの状態、駆動信号 R_{dmy} が基準信号生成用リセット部 236a のゲートに印加される。これにより基準信号生成用ソースフォロアトランジスタ 237a のゲートに基準信号用電圧 V_{fd_H} が印加され、当該画素ソースフォロアトランジスタ 237 がオン状態となる。これにより、基準信号生成部 247 が選択される（選択動作）。

【0081】

同時に、基準信号生成部 247 により生成された列黒基準信号が、基準信号生成部 247 から垂直転送線 239 に出力される。このとき、クランプスイッチ 253 をオン（ V_{CL} が H_{igh} ）からオフ（ V_{CL} が L_{ow} ）状態にすることにより、列ソースフォロアトランジスタ 244 のゲートをクランプ電圧 V_{clp} の電圧とする。クランプ電圧 V_{clp} は、 V_{SH} の立下りのタイミングで決定し、このタイミングで基準信号用電圧 V_{fd_H} および基準電圧 V_{ref1} も決定される。ここで列ソースフォロアトランジスタ 244 のゲートに出力される信号は、クランプ電圧 V_{clp} を基準としてサンプリングされた信号である。

【0082】

列黒基準信号をクランプ電圧 V_{clp} を基準としてサンプリングした後、水平リセットトランジスタ 256 をオフ（ H_{CLR} が L_{ow} ）にし、水平転送線 258 のリセットを解除するとともに、垂直転送線 239a の最下流側に設けられる列選択スイッチ 254 をオン（駆動パルス H_{dmy} を H_{igh} ）にし、サンプルホールドスイッチ 262 をパルス状にオン（駆動パルス H_{SH} が H_{igh} ）することにより、行黒基準信号が水平転送線 258 に転送され、行黒基準信号がサンプル容量 263 にサンプリングされる。その後、マルチプレクサ 26 に L_{ow} レベルの駆動パルス $MUXSEL$ を印加して、サンプル容量 263 にサンプリングされた行黒基準信号を出力部 31 に出力する。この時、マルチプレクサ 26 の駆動パルスと同期して、水平リセットトランジスタ 256 をオン（駆動パルス H_{CLR} が H_{igh} ）にし、水平転送線 258 を再度リセットする。この一連の動作を所定回数（図 6 では 2 回、好ましくは数十回）繰り返すことにより黒基準信号ラインの先頭に行黒基準信号を付加する。

【0083】

次に、水平リセットトランジスタ 256 をオフ（ H_{CLR} が L_{ow} ）にし、水平転送線 258 のリセットを解除するとともに、列 <0> の列選択スイッチ 254 をオン（駆動パルス $H_{CLK<0>}$ を H_{igh} ）にし、サンプルホールドスイッチ 262 をパルス状にオン（駆動パルス H_{SH} が H_{igh} ）することにより、列 <0> の列黒基準信号を水

10

20

30

40

50

平転送線 258 に転送し、サンプル容量 263 にサンプリングする。その後、マルチプレクサ 26 に Low レベルの駆動パルス MUXSEL を印加して、サンプル容量 263 にサンプリングされた行黒基準信号を出力部 31 に出力する。この時、マルチプレクサ 26 の駆動パルスと同期して、水平リセットトランジスタ 256 をオン（駆動パルス HCLR が High）にし、水平転送線 258 を再度リセットする。

【0084】

さらにその後、水平リセットトランジスタ 256 をオフ（HCLR が Low）にし、水平転送線 258 のリセットを解除するとともに、列<1>の列選択スイッチ 254 をオン（駆動パルス HCLK<1>を High）にし、サンプルホールドスイッチ 262 をパルス状にオン（駆動パルス HSH が High）することにより、列<1>の列黒基準信号を水平転送線 258 に転送し、サンプル容量 263 にサンプリングする。その後、マルチプレクサ 26 に Low レベルの駆動パルス MUXSEL を印加して、サンプル容量 263 にサンプリングされた行黒基準信号を出力部 31 に出力する。この時、マルチプレクサ 26 の駆動パルスと同期して、水平リセットトランジスタ 256 をオン（駆動パルス HCLR が High）にし、水平転送線 258 を再度リセットする。

10

【0085】

すべての画素列の行黒基準信号を出力したら、位相調整用信号生成部 29 をオン（駆動パルス VREF が High）し、マルチプレクサ 26 に Low レベルと High レベルの駆動パルス MUXSEL を交互に所定回数（例えば、数十回）印加して、基準電圧 Vref1 と位相調整用信号 Vref2 とを交互に出力部 31 に出力する。以上により、黒基準信号ラインが出力される。

20

【0086】

次に、可変電圧 VRdmy 及び可変電圧 VR が Vfd_L レベル（例えば、1V）にされる。その後、可変電圧 VRdmy 及び可変電圧 VR を Vfd_L レベルにしたままの状態、駆動信号 Rdmy が基準信号生成用リセット部 236a のゲートにパルス状に印加される。これにより基準信号生成用ソースフォロアトランジスタ 237a のゲートに非選択用電圧 Vfd_L が印加され、当該基準信号生成用ソースフォロアトランジスタ 237a がオフ状態となる。このようにして、基準信号生成部 247 の選択が解除される（非選択動作）。

【0087】

その後は、黒基準信号ラインの出力動作を所定回数（2回以上、好ましくは 10～100回）繰り返すことにより、複数ラインの黒基準信号を出力する。複数ラインの黒基準信号は後に平均化されて、撮像信号処理に用いられる。黒基準信号の出力が終了したら、行カウンタをリセットして、画素行<0>から撮像信号の読み出しを開始する。

30

【0088】

次に、行<0>の撮像信号ライン（撮像信号ライン<0>）を出力する。まず、可変電圧 VR が VDD レベル（例えば、3.3V）にされる。次に、可変電圧 VR を VDD レベルにしたままの状態、駆動信号 R<0> が画素行<0>の画素リセット部 236 のゲートにパルス状に印加される。これにより画素行<0>の画素ソースフォロアトランジスタ 237 のゲートに電源電圧 VDD が印加され、当該画素ソースフォロアトランジスタ 237 がオン状態となる。このようにして、画素行<0>に含まれる単位画素 230 が選択される（選択動作）。

40

【0089】

同時に、読み出し対象の単位画素 230 特有のばらつきと、画素リセット時のノイズなどを含むノイズ信号が、単位画素 230 から垂直転送線 239 に出力される。このとき、クランプスイッチ 253 をオン（VCL が High）からオフ（VCL が Low）状態にすることにより、列ソースフォロアトランジスタ 244 のゲートをクランプ電圧 Vc1p の電圧とする。クランプ電圧 Vc1p は、VSH の立下りのタイミングで決定される。

【0090】

50

次に、クランプスイッチ253をオフ（VCLがLow）にした状態で、転送トランジスタ234をパルス状にオン（駆動パルス $T < 0 >$ がHigh）することにより、光電変換素子231で光電変換された電荷を電荷変換部233が変換した信号を垂直転送線239に読み出す。この動作により、転送容量252を介して、ノイズ信号が差し引かれた撮像信号（光信号）が、列ソースフォロアトランジスタ244のゲートに出力される。ここで列ソースフォロアトランジスタ244のゲートに出力される信号は、クランプ電圧Vc1pを基準としてサンプリングされた信号である。

【0091】

撮像信号をクランプ電圧Vc1pを基準としてサンプリングした後、水平リセットトランジスタ256をオフ（HCLRがLow）にし、水平転送線258のリセットを解除するとともに、垂直転送線239aの最下流側に設けられる列選択スイッチ254をオン（駆動パルスHdmyをHigh）にし、サンプルホールドスイッチ262をパルス状にオン（駆動パルスHSHがHigh）することにより、行黒基準信号が水平転送線258に転送され、行黒基準信号がサンプル容量263にサンプリングされる。その後、マルチプレクサ26にLowレベルの駆動パルスMUXSELを印加して、サンプル容量263にサンプリングされた行黒基準信号を出力部31に出力する。この時、マルチプレクサ26の駆動パルスと同期して、水平リセットトランジスタ256をオン（駆動パルスHCLRがHigh）にし、水平転送線258を再度リセットする。この一連の動作を所定回数（図6では2回、好ましくは数十回）繰り返すことにより撮像信号ライン<0>の先頭に行黒基準信号を付加する。

【0092】

次に、水平リセットトランジスタ256をオフ（HCLRがLow）にし、水平転送線258のリセットを解除するとともに、列<0>の列選択スイッチ254をオン（駆動パルスHCLK<0>をHigh）にし、サンプルホールドスイッチ262をパルス状にオン（駆動パルスHSHがHigh）することにより、列<0>の撮像信号を水平転送線258に転送し、サンプル容量263にサンプリングする。その後、マルチプレクサ26にLowレベルの駆動パルスMUXSELを印加して、サンプル容量263にサンプリングされた撮像信号を出力部31に出力する。この時、マルチプレクサ26の駆動パルスと同期して、水平リセットトランジスタ256をオン（駆動パルスHCLRがHigh）にし、水平転送線258を再度リセットする。

【0093】

さらにその後、水平リセットトランジスタ256をオフ（HCLRがLow）にし、水平転送線258のリセットを解除するとともに、列<1>の列選択スイッチ254をオン（駆動パルスHCLK<1>をHigh）にし、サンプルホールドスイッチ262をパルス状にオン（駆動パルスHSHがHigh）することにより、列<1>の撮像信号を水平転送線258に転送し、サンプル容量263にサンプリングする。その後、マルチプレクサ26にLowレベルの駆動パルスMUXSELを印加して、サンプル容量263にサンプリングされた撮像信号を出力部31に出力する。この時、マルチプレクサ26の駆動パルスと同期して、水平リセットトランジスタ256をオン（駆動パルスHCLRがHigh）にし、水平転送線258を再度リセットする。

【0094】

すべての画素列の撮像信号を出力したら、位相調整用信号生成部29をオン（駆動パルスVREFがHigh）し、マルチプレクサ26にLowレベルとHighレベルの駆動パルスMUXSELを交互に所定回数（例えば、数十回）印加して、基準電圧Vref1と位相調整用信号Vref2とを交互に出力部31に出力する。以上により、撮像信号ライン<0>が出力される。

【0095】

1ライン分の撮像信号が出力されたら、可変電圧VRがVfd__Lレベル（例えば、1V）にされる。次に、可変電圧VRをVfd__Lレベルにしたままの状態、駆動信号R<0>が選択されていた画素行<0>の画素リセット部236のゲートにパルス状に印

10

20

30

40

50

加される。これにより画素行< 0 >の画素ソースフォロアトランジスタ237のゲートに非選択用電圧 V_{fd_L} が印加され、当該画素ソースフォロアトランジスタ237がオフ状態となる。このようにして、画素行< 0 >に含まれる単位画素230の選択が解除される(非選択動作)。

【0096】

以上の1ライン分の読み出し動作を単位画素行数分(又は読み出しが必要な行数分)繰り返すことにより、1フレーム分の撮像信号が出力される。

【0097】

図7は、本発明の実施の形態による信号出力フォーマットを表す概念図である。従来の撮像装置では、垂直ブランキング期間(V-ブランキング)及び水平ブランキング期間(H-ブランキング)ともに、ブランキング期間中には、撮像素子から信号処理装置等への信号の伝送は行なわれていない。そのため、撮像信号期間とブランキング期間における消費電力の変動により電源電圧変動が発生し、映像信号が歪んでしまう画像歪みが生じる場合がある。

10

【0098】

本発明の実施の形態による撮像部20は、図7に示すように垂直ブランキング期間(V-ブランキング)中に、位相調整用信号生成部29により生成された位相調整用信号及び基準信号生成部247により生成された列黒基準信号をコネクタ部5に伝送している。そのため、ブランキング期間中も撮像信号期間と同等の電力を消費する。よって、消費電力の変動による電源電圧変動の発生を抑制することができる。

20

【0099】

また、水平ブランキング期間(H-ブランキング)後で、各ラインの撮像信号の伝送が始まる前に、基準信号生成部248により生成された行黒基準信号をコネクタ部5に伝送している。そのため、ブランキング期間から撮像信号期間に移行するときの消費電力の変動による電源電圧変動の発生を抑制することができる。

【0100】

さらに、各ラインの撮像信号の伝送終了後で、水平ブランキング期間(H-ブランキング)前に、位相調整用信号生成部29により生成された位相調整用信号をコネクタ部5に伝送している。

【0101】

以上、本発明の実施の形態によれば、ブランキング期間中に位相調整用信号をコネクタ部5に伝送するため、撮像素子20全体としての消費電力の変動を抑制することができる。よって、電源変動による画質劣化を抑えることが可能となる。

30

【0102】

また、位相調整用信号をコネクタ部5に伝送するため、AFE部51の駆動タイミングを調整することができる。よって、内視鏡2のように長い伝送ケーブル3を用いることによる遅延が生じても、撮像部20とAFE部51の駆動タイミングを同期させることが可能となる。よって、画質の向上を図ることができる。

【0103】

また、単位画素230の列毎に、光電変換素子(フォトダイオード)231を持たない基準信号生成部247を各単位画素230と等ピッチで設けるようにしたので、単位画素230の列毎の黒基準信号を出力することができる。撮像信号処理部52側でこの黒基準信号を用いることにより縦ラインの除去、黒ノイズの低減等を行なうことができる。よって、画像の高画質化を図ることができる。

40

【0104】

また、光電変換素子(フォトダイオード)231を持たない基準信号生成部248を単位画素230の列とは別に設けるようにして、単位画素230の各行の信号を読み出す前に、基準信号生成部248から所定回数(2回以上、好ましくは数十回)黒基準信号を読み出すようにしたので、各行の信号の先頭に複数列分に相当する黒基準信号が位置するようになる。撮像信号処理部52側でこの黒基準信号を用いることにより横ラインの低減等

50

を行なうことができる。よって、画像の高画質化を図ることができる。

【0105】

また、基準信号生成部247, 248には、光電変換素子231が備えられていないので、黒基準信号を出力するために遮光幕等を設ける必要が無い。また、基準信号生成部247は、そもそも光に反応する構成を有していないため、光漏れの影響を排除するために、複数行にわたって設ける必要が無い。よって、画像の高画質化とともに、撮像素子の小型化を図ることができる。

【0106】

また、本実施の形態による撮像素子20は、基準信号生成部247が生成した黒基準信号を、水平ブランキング期間から撮像信号期間に移行するときにコネクタ部5に伝送するため、消費電力の変動による電源電圧変動の発生を抑制することができる。よって、電源変動による画質劣化を抑えることが可能となる。

10

【0107】

また、ノイズ除去部243に、サンプリング用のコンデンサ(サンプリング容量)を必要としないため、転送容量(AC結合コンデンサ)252の容量を低く抑えることができる。また、サンプリング容量が無い分、ノイズ除去部243の占有面積を小さくすることができる。

【0108】

さらに、1画素ごとに撮像信号と基準電圧Vrefとを交互に出力することができる。これにより、例えば、コネクタ部5に設けられる相関二重サンプリング回路で、信号の伝送中に重畳する同相ノイズを効果的に除去することができる。

20

【0109】

なお、基準信号生成部247, 248は、いずれも省略可能である。また、サンプルホールド部255も、省略可能である。サンプルホールド部255を省略した場合でも、後段のマルチプレクサ26により、撮像信号のみが選択され、出力部31には、撮像信号と基準電圧Vrefとが交互に出力される。

【0110】

なお、上述の実施の形態では、画素共有を行わずに、1つの光電変換素子で単位セルを構成したが、複数の光電変換素子を一組として単位セルを構成するようにしてもよい。この場合、例えば、列方向に隣り合う2つの光電変換素子を一組として単位セルを構成したり、行方向に隣り合う2つの光電変換素子を一組として単位セルを構成したり、行方向及び列方向に隣り合う4つの光電変換素子を一組として単位セルを構成したりしてもよい。

30

【0111】

また、上述の実施の形態では、各单位画素230及び基準信号生成部247, 248がそれぞれ画素出力スイッチトランジスタを備えない構成としたが、各单位画素230及び基準信号生成部247, 248がそれぞれ画素出力スイッチトランジスタを備えるようにしてもよい。その場合、各单位画素230及び基準信号生成部247の選択・非選択は、画素出力スイッチトランジスタのゲートに入力される駆動信号により行なわれる。

【符号の説明】

【0112】


- 1 内視鏡システム
- 2 内視鏡
- 3 伝送ケーブル
- 4 操作部
- 5 コネクタ部
- 6 プロセッサ
- 7 表示装置
- 20 撮像部
- 21 第1チップ
- 22 第2チップ

40


50

2 3	受光部	
2 4	読み出し部	
2 5	タイミング生成部	
2 7	バッファ	
2 8	ヒステリシス回路	
2 9	位相調整用信号生成部	
3 1	出力部	
5 1	A F E 部	
5 2	撮像信号処理部	
5 3	駆動信号生成部	10
6 1	電源部	
6 2	画像信号処理部	
2 3 0	単位画素	
2 3 1	光電変換素子	
2 3 3	電荷変換部	
2 3 4	転送トランジスタ (第 1 の転送部)	
2 3 6	画素リセット部	
2 3 6 a	基準信号生成用リセット部	
2 3 7	画素ソースフォロアトランジスタ (画素増幅トランジスタ)	
2 3 7 a	基準信号生成用ソースフォロアトランジスタ	20
2 3 9 , 2 3 9 a	垂直転送線 (第 1 の転送線)	
2 4 1	垂直走査部 (行選択部)	
2 4 2	電流源	
2 4 3	ノイズ除去部	
2 4 4	列ソースフォロアトランジスタ	
2 4 5	水平走査部 (列選択部)	
2 4 6 , 2 4 6 a , 2 4 6 b , 2 4 6 c	基準電圧生成部	
2 4 9 , 2 9 3	マルチプレクサ	
2 4 7 , 2 4 8	基準信号生成部	30
2 5 2	転送容量	
2 5 3	クランプスイッチ	
2 5 4	列選択スイッチ (第 2 の転送部)	
2 5 5	サンプルホールド部	
2 5 6	水平リセットトランジスタ	
2 5 8	水平転送線 (第 2 の転送線)	
2 6 1	バッファ	
2 6 2	サンプルホールドスイッチ	
2 6 3	サンプル容量	
2 6 4	オペアンプ	40
2 9 1 , 2 9 2	抵抗	
2 9 4	スイッチ	


【図1】




【図2】




【図3】




【図4】




【 図 5 A 】




【 図 5 B 】




【 図 5 C 】




【 図 6 】



【 図 7 】



-  黒基準信号期間
-  位相信号期間
-  撮像信号期間
-  ブランキング期間

フロントページの続き

(72)発明者 細貝 克己

東京都渋谷区幡ヶ谷2丁目43番2号 オリンパスメディカルシステムズ株式会社内

審査官 安田 明央

(56)参考文献 特開2007-194963(JP,A)

特開2011-109584(JP,A)

特開2005-223860(JP,A)

特開2012-235193(JP,A)

特開2010-093698(JP,A)

特開平06-189200(JP,A)

特開平09-082931(JP,A)

(58)調査した分野(Int.Cl., DB名)

A61B 1/00 - 1/32

G02B 23/24 - 23/26

H04N 5/357

H04N 5/374

专利名称(译)	成像装置，成像装置，内窥镜和内窥镜系统		
公开(公告)号	JP5826968B2	公开(公告)日	2015-12-02
申请号	JP2015509225	申请日	2014-03-31
[标]申请(专利权)人(译)	奥林巴斯株式会社		
申请(专利权)人(译)	奥林巴斯公司		
当前申请(专利权)人(译)	奥林巴斯公司		
[标]发明人	赤羽奈々 小野誠 西脇隆浩 細貝克己		
发明人	赤羽 奈々 小野 誠 西脇 隆浩 細貝 克己		
IPC分类号	A61B1/04 H04N5/357 H04N5/374		
CPC分类号	A61B1/00006 A61B1/045 A61B1/05 G02B23/2476 H04N5/361 H04N5/363 H04N5/3698 H04N5/378 H04N7/183 H04N2005/2255 A61B1/00009 H04N5/2253 H04N5/372		
FI分类号	A61B1/04.372 H04N5/335.570 H04N5/335.740		
代理人(译)	酒井宏明		
优先权	2013092394 2013-04-25 JP		
其他公开文献	JPWO2014175005A1		
外部链接	Espacenet		

摘要(译)

成像元件包括以二维矩阵布置的多个像素，所述像素被配置为接收外部光以产生与光量相对应的成像信号并输出成像信号，参考电压发生器被配置为产生参考电压，以及相位调整信号发生器，被配置为在像素不输出成像信号的时段期间输出与参考电压对应的相位调整信号，该相位调整信号用于相位调整。

(21) 出願番号	特願2015-509225 (P2015-509225)	(73) 特許権者	000000376
(86) (22) 出願日	平成26年3月31日 (2014. 3. 31)		オリンパス株式会社
(86) 国際出願番号	PCT/JP2014/059455		東京都渋谷区幡ヶ谷2丁目43番2号
(87) 国際公開番号	WO2014/175005	(74) 代理人	100089118
(87) 国際公開日	平成26年10月30日 (2014. 10. 30)		弁理士 酒井 宏明
審査請求日	平成27年2月16日 (2015. 2. 16)	(72) 発明者	赤羽 奈々
(31) 優先権主張番号	特願2013-92394 (P2013-92394)		東京都渋谷区幡ヶ谷2丁目43番2号 オ
(32) 優先日	平成25年4月25日 (2013. 4. 25)		リンバスメディカルシステムズ株式会社内
(33) 優先権主張国	日本国 (JP)	(72) 発明者	小野 誠
早期審査対象出願			東京都渋谷区幡ヶ谷2丁目43番2号 オ
			リンバスメディカルシステムズ株式会社内
		(72) 発明者	西脇 隆浩
			東京都渋谷区幡ヶ谷2丁目43番2号 オ
			リンバスメディカルシステムズ株式会社内